Nr. | Teilname | Beschreibung | Hersteller |
349001 | CY7C265 | 8K x 8 eingetragenes PROM | Cypress |
349002 | CY7C265-15JC | Gedächtnis: Abschlußbälle | Cypress |
349003 | CY7C265-15WC | Gedächtnis: Abschlußbälle | Cypress |
349004 | CY7C265-25PC | 8K x 8 eingetragenes PROM | Cypress |
349005 | CY7C265-25WC | Gedächtnis: Abschlußbälle | Cypress |
349006 | CY7C265-40PC | Gedächtnis: Abschlußbälle | Cypress |
349007 | CY7C265-50DMB | Gedächtnis: Abschlußbälle | Cypress |
349008 | CY7C266 | 8K x 8 Energie-Geschaltet und neu programmierbares PROM | Cypress |
349009 | CY7C266-20JC | Gedächtnis: Abschlußbälle | Cypress |
349010 | CY7C266-20WC | Gedächtnis: Abschlußbälle | Cypress |
349011 | CY7C266-25JC | 8Kx8 Energie-Geschaltetes und neu programmierbares PROM | Cypress |
349012 | CY7C266-45PC | 8Kx8 Energie-Geschaltetes und neu programmierbares PROM | Cypress |
349013 | CY7C266-50WC | Gedächtnis: Abschlußbälle | Cypress |
349014 | CY7C2663KV18-450BZI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349015 | CY7C2663KV18-450BZXC | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349016 | CY7C2663KV18-550BZI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349017 | CY7C2663KV18-550BZXC | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349018 | CY7C2663KV18-550BZXI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349019 | CY7C2665KV18-450BZI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349020 | CY7C2665KV18-450BZXI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349021 | CY7C2665KV18-550BZI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349022 | CY7C2665KV18-550BZXC | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349023 | CY7C2665KV18-550BZXI | 144-Mbit QDR® II + SRAM Vier-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349024 | CY7C2670KV18-450BZI | 144-Mbit-DDR-II + SRAM Zwei-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349025 | CY7C2670KV18-550BZI | 144-Mbit-DDR-II + SRAM Zwei-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349026 | CY7C2670KV18-550BZXI | 144-Mbit-DDR-II + SRAM Zwei-Wort-Burst-Architektur (2,5 Zyklus Latenz lesen) mit ODT | Cypress |
349027 | CY7C269-40QMB | Gedächtnis: Abschlußbälle | Cypress |
349028 | CY7C271 | 32K x Energie 8 geschaltetes und neu programmierbares PROM | Cypress |
349029 | CY7C271-35QMB | Gedächtnis: Abschlußbälle | Cypress |
349030 | CY7C271-35WMB | Gedächtnis: Abschlußbälle | Cypress |
349031 | CY7C271-40WC | Gedächtnis: Abschlußbälle | Cypress |
349032 | CY7C271-45QMB | Gedächtnis: Abschlußbälle | Cypress |
349033 | CY7C271-45WMB | Gedächtnis: Abschlußbälle | Cypress |
349034 | CY7C271-55JCR | Gedächtnis: Abschlußbälle | Cypress |
349035 | CY7C271-55QMB | Gedächtnis: Abschlußbälle | Cypress |
349036 | CY7C271-55WMB | Gedächtnis: Abschlußbälle | Cypress |
349037 | CY7C271-65DM | Gedächtnis: Abschlußbälle | Cypress |
349038 | CY7C271-65PC | Gedächtnis: Abschlußbälle | Cypress |
349039 | CY7C271-65WC | Gedächtnis: Abschlußbälle | Cypress |
349040 | CY7C271-65WMB | Gedächtnis: Abschlußbälle | Cypress |
| | | |