| 348901 | CY7C245A-35JC | PROM 8 enregistré reprogrammable de 2K X | Cypress |
| 348902 | CY7C245A-35QMB | PROM 8 enregistré reprogrammable de 2K X | Cypress |
| 348903 | CY7C245A-35WC | PROM 8 enregistré reprogrammable de 2K X | Cypress |
| 348904 | CY7C25422KV18-333BZXC | 72-Mbit QDR® II + SRAM Deux-Word Burst architecture (2,0 cycle de lecture de latence) avec ODT | Cypress |
| 348905 | CY7C25442KV18-300BZI | 72-Mbit QDR ® II + SRAM Deux-Word Burst Architecture (2,0 cycle de lecture de latence) avec ODT | Cypress |
| 348906 | CY7C25442KV18-333BZI | 72-Mbit QDR ® II + SRAM Deux-Word Burst Architecture (2,0 cycle de lecture de latence) avec ODT | Cypress |
| 348907 | CY7C25442KV18-333BZXI | 72-Mbit QDR ® II + SRAM Deux-Word Burst Architecture (2,0 cycle de lecture de latence) avec ODT | Cypress |
| 348908 | CY7C2562XV18-366BZXC | 72-Mbit QDR® II + Xtreme SRAM Deux-Word Burst Architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348909 | CY7C2562XV18-450BZXC | 72-Mbit QDR® II + Xtreme SRAM Deux-Word Burst Architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348910 | CY7C25632KV18-400BZC | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348911 | CY7C25632KV18-400BZXI | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348912 | CY7C25632KV18-450BZC | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348913 | CY7C25632KV18-450BZXI | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348914 | CY7C25632KV18-500BZC | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348915 | CY7C25632KV18-500BZXC | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348916 | CY7C25632KV18-500BZXI | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348917 | CY7C25632KV18-550BZC | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348918 | CY7C25632KV18-550BZXI | 72-Mbit QDR®II + SRAM Quatre-Word Burst architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348919 | CY7C2563XV18-600BZC | 72-Mbit QDR® II + Xtreme SRAM Quatre-Word Burst Architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| 348920 | CY7C2563XV18-600BZXC | 72-Mbit QDR® II + Xtreme SRAM Quatre-Word Burst Architecture (2,5 cycle de lecture de latence) avec ODT | Cypress |
| | | |
